123
Synopsys Design Compiler

Synopsys Design Compiler

برنامج تجميع المنطق ASIC لتجميع Verilog و VHDL و System Verilog في قناع GDSII لتصنيع IC.
تقدم سينوبسيس Design Compiler 2010 الذي يوفر تسريعًا مضاعفًا للتوليف وتدفق التنفيذ الفعلي.يمكن لمصممي RTL إجراء ما إذا كان استكشاف خطة الكلمة لتحديد وإصلاح مشاكل خطة الكلمة في وقت مبكر.

موقع الكتروني:

التصنيفات

بدائل Synopsys Design Compiler لجميع المنصات مع أي ترخيص

Scriptum

Scriptum

Scriptum هو محرر نصوص مجاني يركز على تصميم VHDL و Verilog ، يعمل على Windows و Linux.باستخدام واجهة نافذة وثيقة متعددة جنبًا إلى جنب مع صفحات علامات التبويب ، فإنه يوفر لك بيئة ملساء لتحرير VHDL و Verilog وملفات اللغات الأخرى.
Synplify Pro

Synplify Pro

عام FPGA التوليف الأمامية لل FPGAs مثل Xilinx و Altera.